AREX Feed Article
Google 发布 Coral NPU 完整开放硬件蓝图与编译器，联合 Synaptics 推出端侧 AI 商用芯片
10 月 20 日，Google Research 工程总监 Billy Rutledge 在 宣布，其端侧 AI 硬件开放蓝图 Coral NPU 完成一轮集中发布：32 位架构的全部四个里程碑，包括新放出的 Matrix Execution Unit；基于 IREE/MLIR 的 Coral Compiler v1.0 开源编译器；以及与 Synaptics 合作落地的商用芯片和开发板。完整的 32 位 RTL（寄存器传输级设计）当天起在 GitHub 开放获取。10 月 22 日，把这次进展概括为：新的开放架构、编译器工具与商用芯片，也就是「完整的开放硬件蓝图和软件」，加上「真实落地的芯片和硬件套件」。
对这份一年前的蓝图而言，这次更新补上了当时缺的最后一块：2025 年 10 月 15 日 Coral NPU 首次亮相时，架构里的矩阵执行单元还在开发中；如今最后一块补上，Synaptics 已宣布搭载 Coral NPU 的 Astra SR200 系列微控制器上市，Coralboard SL 开发板也从 10 月 20 日起经 DigiKey 面向全球销售。
去年欠下的矩阵引擎，这次补上了
去年 10 月 15 日，Google Research 在中把它定义为面向超低功耗设备的全栈开源平台：基于 32 位 RISC-V 指令集，由三个处理部件组成——负责控制流的标量核、执行单指令多数据（SIMD）运算的向量单元，以及专为神经网络设计的矩阵执行单元。当时的说明写得很明确：矩阵核仍在开发中，将在年内放上 GitHub。
过去一年，前三个里程碑陆续就位：可用 C 语言编程的 RISC-V 标量前端（Milestone 1）、符合 RISC-V 向量扩展 RVV v1.0 的向量协处理器（Milestone 2）、带浮点支持的紧耦合内存子系统（Milestone 3）。这次发布的 Matrix Execution Unit（Milestone 4）是最后一项，32 位架构就此完整。Google 称该单元可配置至最高 1 TOPS 算力，推理时的平均功耗目标为 10 mW——这是设计目标口径。说明这套开源 IP 可自由集成进面向可穿戴设备的超低功耗 SoC，仓库内附带了 RTL 仿真测试流程。
省电的机关：矩阵运算在数据所在处一步完成
@GoogleAI 的帖文把问题讲得直白：复杂 AI 费电，是因为传统芯片要花大量能量把数据在存储与计算之间来回搬运。开发者博客给出了更具体的机制：从视觉编码器到 transformer 注意力层，现代 ML 负载的大部分时间花在矩阵-矩阵（GEMM）和矩阵-向量（GEMV）乘法上；把 2D 矩阵运算压进 1D 向量引擎，芯片就必须反复从内存重新加载权重和激活值，搬运数据耗费的能量可能超过运算本身。
Matrix Execution Unit 的做法是换一类引擎。它基于 RISC-V VME 规范（正式属于 Zvt 指令家族），核心是一个外积乘加（MAC）引擎：一个周期算完一整块 2D 运算，每周期 256 次乘加，权重和激活值直接在本地寄存器里复用。Google 称这给核心带来平方级的吞吐扩展。按帖文的说法，Coral NPU 现在「在数据所在的地方，一步完成所有重活」。
功耗预算变了，能跑的负载也跟着变。博客列出的场景是：设备不必止步于关键词唤醒或简单动作检测，可以持续运行多模态工作——Gemma 这类紧凑 transformer 模型、可穿戴设备上的实时语音翻译、耳机里的空间音频滤波，以及机器人上的低延迟视觉感知。
Coral Compiler v1.0：三种主流框架的模型，编到同一套开源架构上
博客对端侧开发现状的描述是：云端已经收敛到少数几套标准软件栈，端侧却分散在数百种专有芯片架构和互不兼容的工具链之间——开发者每指向一颗新芯片，就要重写内核、重新量化模型、调试厂商自己的编译器。@GoogleAI 的帖子把这件事说成「每台设备说着一种不同的、复杂的语言」，而新的软件是「总翻译官」。
Coral Compiler v1.0 针对的就是这一层。这套基于 IREE/MLIR 的开源端到端工具链接收 JAX、PyTorch 或 TensorFlow 模型，经 StableHLO、TOSA 等标准中间表示进入编译流程；编译器在主机 CPU 与 Coral NPU 核之间划分工作负载，执行算子融合，把矩阵分块适配进本地 SRAM 和矩阵累加器，再逐级转换（lowering）为 Coral NPU 的标量、RVV v1.0 向量与 VME 矩阵指令。配套的开源 MPACT 模拟器和参考 FPGA 设计，让硬件与软件团队在流片之前就能对模型跑基准、调整芯片配置。以 Apache-2.0 许可证发布，定位是面向 Coral NPU 的 IREE 编译器插件。
Synaptics 的商用芯片：Astra SR200 系列分三档，最高 400 GOPS
把架构做成芯片的是 Synaptics。10 月 20 日的 Synaptics Tech Day 上，这家公司发布了 ——按 Synaptics 的定义，这是一个能运行多模态端侧 AI 的新型微控制器品类。Google 博客称，该系列集成了第二代 Coral NPU IP（含 Milestone 2 的 RISC-V 向量核支持），已完成流片并在本月上市，瞄准电池供电的可穿戴设备和工业传感节点。按 Synaptics 的划分，系列含三条引脚兼容的产品线：SR210 提供 200 GOPS，面向常开语音与传感；SR230 达到 300 GOPS，增加视觉与显示；SR250 达到 400 GOPS，带双视觉与显示路径，面向要求更高的边缘应用。
其余规格由 Synaptics 公布：业内首次把 Arm Cortex-M85 与 Cortex-M52 配对使用；最高 8 MB SRAM，外加可扩展至数百 MB 的定制 DRAM，Synaptics 称其运行负载的功耗约为典型系统 DRAM 的三分之一；主频最高 800 MHz 的高性能核处理控制与突发计算，效率核接管常开传感融合与低功耗推理；可选 Cadence Tensilica HiFi 5 DSP 承担音频处理；安全设计以 PSA Level 3 和 CC EAL4+ 为认证目标；软件层面支持 Zephyr RTOS。Synaptics 边缘计算与连接部门高级副总裁兼总经理 Vikram Gupta 在新闻稿中把这批芯片定位为新品类：「下一波 AI 将由那些理解环境并在本地行动的设备定义。我们推出的 xMCU 把应用处理器的能力带进 MCU 领域，运行过去需要 Linux 和独立 DRAM 的多模态 AI 负载。」
Coralboard SL 全球开售，Coralboard SR 同日亮相
硬件套件分两步落地。按 Synaptics 与 Google Research 的，Coralboard SL 从 10 月 20 日起经 DigiKey ——DigiKey 方面在新闻稿中称自己是 Synaptics Coralboard 的独家分销伙伴；此前的版本只是限量预览，Google 博客提到曾在 Google I/O 上露面。这块板搭载 Astra SL2619：两颗 2 GHz Arm Cortex-A55 加一颗 Cortex-M52，以及 1 TOPS 的 Torq/Coral NPU 子系统——按 Synaptics 的说法，这是 Coral NPU 的首次实现；板上还有 2 GB DDR4、MicroSD 卡槽、经 CSI/DSI 和 USB 的摄像头与显示支持、mikroBUS 连接器和经 M.2 扩展的 Wi-Fi/蓝牙，面向基于 Linux 的 IoT 与机器人。
同日亮相的 Coralboard SR 基于刚发布的 SR250：800 MHz Cortex-M85 加 Cortex-M52，400 GOPS 算力，最高 8 MB SRAM 与 256 MB 定制 DRAM，配多摄像头、双 ISP 与数字麦克风，定位 MCU 级 Edge 与 Physical AI 应用的快速原型。两块板共享同一套基于 MLIR 的 Synaptics Torq 编译器与运行时——Google 博客的表述是，ML 团队优化一次模型，就能用同一条工作流部署到毫瓦级可穿戴（SR）或 1 TOPS 板（SL）。Synaptics 称 Torq 对若干模型家族提供 day-0（发布日同步）支持，包括 Gemma3 270M（INT8 量化下最高 12 tokens/秒、4-bit 量化下最高 16 tokens/秒）、LiquidAI LFM2.5 与 Ultralytics YOLO26。Google 博客还说明，Coralboard 系列由硬件与系统级模块（SoM）伙伴 Grinn 共同开发。Billy Rutledge 在新闻稿中说：「Astra SR200 系列现在把第二代 Coral NPU IP——带 RISC-V 向量核支持——带进硅片，Coralboard SR 把它交到开发者手上。」
从开源 RTL 到流片：VeriSilicon 与 GlobalFoundries 进入链条
要把一份公开的芯片设计蓝图变成其他厂商芯片里的真实电路，还差实现与制造两环。Google 在博客中说明：VeriSilicon 承担设计实现与验证（DV）工作，目标是让合作硅片伙伴以 turnkey（整包交付）方式完成流片准备；GlobalFoundries 则在 12LP+ FinFET 工艺上与 Google 合作——按博客口径，跨 RTL 迭代将核心时序提速 70%、标准单元面积最多缩减 15%，目前还在为 Matrix Execution Unit 评估 12LP+ 超低功耗库。
Google 在博客末尾给出的下一站，是 64 位 Coral NPU 架构与面向安全的 CHERI 支持。