AREX Feed Article
SK hynix 官宣 HBM4 12 层量产、16 层客户认证，正面回应延期传闻
SK hynix 于 8 月 23 日（美国当地时间）正式宣布，第 6 代高带宽内存 HBM4 的 12 层产品已进入量产，16 层产品进入客户认证（qualification）阶段。
韩国 报道称，这是 SK hynix 首次明确 16 层产品已推进到客户认证阶段，这一宣布同时驳斥了因 Nvidia 要求设计变更导致供应延期的传闻。
宣布场合是硅谷的 Hot Chips 2026 大会。SK hynix America 封装工程副总裁 Lee Jae-sik 在题为 "Advanced Packaging for High Bandwidth Memory" 的演讲中给出上述进度， 与现场报道的 记下的是同一口径：12 层在产、16 层认证中。
12 层量产、16 层认证，SK hynix 首次给准信
MK 点出这次宣布的两层含义：重申 12 层量产在正常推进，同时明确 16 层已进入客户认证阶段。The Korea Herald 称之为关于 16 层认证进度的"首次具体确认"（first concrete confirmation）。
演讲先从 HBM 本身讲起：HBM 是 3D 堆叠结构，一块 base die 上叠最多 16 片 core die，GPU 与 HBM 一起放在硅中介层（silicon interposer）上构成 2.5D 封装，两者通过 1024 个 I/O、16 个通道通信。
演讲展示的 HBM4 概览幻灯片直接标注了"12 层在产、16 层认证中"（12Hi in Production, 16Hi under Qual）。
同一张幻灯片列出的 HBM4 指标包括：最高 48GB 容量、12.8×11 毫米封装、775 微米 Z 高度、超过 2 万颗 TSV、16148 个基片微凸块、超过 2TB/s 带宽，以及比 HBM3E 提升 40% 以上的功耗效率。
延期传闻从哪来：缺陷重做与 11 Gbps 目标
SK hynix 的 HBM4 自去年起就传闻缠身。2025 年末有报道称，已开发出来的产品被发现缺陷，公司被迫从头重新设计；随后又传出，Nvidia 把下一代 Rubin GPU 所用 HBM4 的性能目标从 8–10 Gbps 提高到 11 Gbps，拖慢了 SK hynix 的 HBM4 认证。
MK 的概括是：因应 Nvidia 性能提升要求的设计变更，可能导致供应日程延期的传闻一度困扰 SK hynix。
这些传闻在今年 6 月平息了大半。6 月 5 日，Nvidia CEO Jensen Huang 与韩国媒体见面时说，三星电子、SK hynix、美光三家供应商都通过了 HBM4 认证测试。此后的二季度财报电话会上，SK hynix 表示已从二季度开始向主要客户供应 HBM4 量产产品，良率与品质接近上代 HBM3E 的成熟水平，供应能力在稳步爬坡。
Hot Chips 上的宣布直接回应了传闻：12 层量产照常推进，16 层的认证也已经启动。按 SK hynix 的宣布，传闻所指的认证停滞并不存在。
从 1024 到 2048 个 I/O：HBM4 带宽翻倍
SK hynix 在演讲中给出的带宽演进线是：HBM2E 每秒 460GB，HBM3 717GB，HBM3E 1024GB，HBM4 翻倍到 2048GB/s，I/O 数量同步翻倍到 2048 个。带宽翻倍换来的是封装复杂度上升，HBM4 的 TSV 和微凸块数量都多于上一代。
die-to-die 堆叠有两条主流键合路线。热压键合加非导电膜（TC+NCF）产能高、热阻低，但对芯片翘曲敏感；mass reflow 加模塑底部填充（MR+MUF）更能容忍薄 die 翘曲，代价是热阻更高、填充窗口更窄。
组装环节，SK hynix 跑完整的晶圆级流程，并在进入系统级封装前用 known-good stacked die（KGSD）环节先测试每一颗堆叠好的 cube，避免坏片占用昂贵的中介层面积。
SK hynix 还提到一个系统级变化：过去内存是系统集成流程里最后组装的部件，在 AI 先进封装中，HBM 变成最先组装的部分，堆叠好的 cube 和中介层因此在后续封装完成前就承受更强的可靠性压力。
此外，SK hynix 给出的成本论点是：虽然 HBM 每 GB 单价更高，但更宽的 HBM 用量能省下空间、功耗和运营成本。
没有凸块的键合，通向 20 层以上
16 层要付出的封装代价，SK hynix 在 HBM3E 时代就摊开过一次：为了在 12 层基础上再多叠两片 die，芯片厚度、层间间隙高度和凸块间距被砍掉大约一半。堆到 20 层以上时，热管理会成为硬约束。
SK hynix 押注的答案是混合键合（hybrid bonding）：芯片在室温下拾取、放置，随后在 200°C 以上退火，形成 SiO₂ 对 SiO₂、Cu 对 Cu 的键合，传统方案里的凸块和填隙材料被整个去掉。
Lee Jae-sik 的说法是，混合键合让 DRAM die 在同样的总高度里可以做得更厚，同时把凸块间距压到 18 微米以下，MR-MUF 做不到这一点，性能与热效率同时改善。
Lee 把 HBM 性能提升归结为两个抓手："一个是扩展数据 I/O——增加数据流经的引脚数量、提高单个 I/O 的速度来拓宽带宽；另一个是通过逻辑 die 和更多 TSV 改善功耗效率。"
散热方面，SK hynix 展示了 i-HBM 方案：在 die-to-die 的 PHY 区域嵌入高导热、电绝缘的冷却部件，目标是把热阻降低 30% 以上；对比之下，三星的 HPB 用铜散热片把 DRAM 移到处理器旁，美光则优化基 die 电路设计。
三星看淡 16 层，SK hynix 抢先认证
同在 HBM4 赛道上的三星电子走的是另一条路线。今年 1 月的 2025 年四季度财报电话会上，三星称客户对 16 层 HBM4 的需求"非常有限"（very limited），考虑到今年计划送样同等容量的 12 层 HBM4E，三星认为没有必要把 16 层版本推向量产。
但三星补充说，已掌握 16 层封装量产级技术，客户需求变化时可以随时应对。
SK hynix 的 16 层产品今年 1 月在 CES 2026 首次公开原型，当时的说法是"按客户日程顺利推进"；8 月 23 日，这个说法落成了具体进度：进入客户认证阶段。
认证通过不等于开始量产，16 层何时从认证走向出货仍取决于客户日程。三星的"需求有限"和 SK hynix 的抢先认证，把 HBM4 16 层之争的分歧摆到了台面上。